PCT

特許性に関する国際予備報告 (特許協力条約第二章)

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

REC'D	8 0	JUL	2004
WIPO			PCT

出願人又は代理人 の書類記号 E01477/3T514	いては、様	式PCT/	I PEA/41	. 6を参照す	トること。		
国際出願番号 PCT/JP03/10584	国際出願日 (日.月.年) 2	1. 08.	2003	優先日 (日.月.年)	22.0	8. 200) 2
国際特許分類(IPC) Int. Cl ⁷	H04H5/00						
出願人 (氏名又は名称) 株式会社豊田自動	加織機					•	
1. この報告書は、PCT35条に基づき 法施行規則第57条(PCT36条)の	対定に従い送付す	機関で作成る。	された国際	予備審査報告で	*ある。		
2. この国際予備審査報告は、この表紙を	•	6	~	ジからなる。			
3. この報告には次の附属物件も添付され a	いている。 ページであ	る。	1		·	· · ·	
補正されて、この報告の基礎 囲及び/又は図面の用紙(P	をされた及び/又の CT規則70.16及び	はこの国際 実施細則第	· 予備審査機 第607号参	関が認めた訂正 注照)	を含む明紀	8書、請求	の範
第 I 欄 4. 及び補充欄に示し 国際予備審査機関が認定した	・たように、出願時 :差替え用紙	こおける国	際出願の開え	示の範囲を超え	た補正を含	iむものと	この
b 電子媒体は全部で (電子媒体の種類、数を示す)。 配列表に関する補充欄に示すように、コンピュータ読み取り可能な形式による配列表又は配列表に関連するテーブルを含む。(実施細則第802号参照)							
4. この国際予備審査報告は、次の内容を	·含む。			•			
 図 第 I 棚 国際予備審査報告の基礎 □ 第 II 棚 優先権 □ 第 II 欄 新規性、進歩性又は産業上の利用可能性についての国際予備審査報告の不作成 □ 第 IV 欄 発明の単一性の欠如 図 第 V 欄 P C T 3 5 条 (2) に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを娶付けるための文献及び説明 □ 第 VI 欄 ある種の引用文献 □ 第 VI 欄 国際出願の不備 図 第 VII 個 国際出願に対する意見 							
国際予備審査の請求費を受理した日 国際予備審査の請求費を受理した日							
国際予備審査の請求否を受理した日 26.02.2004 18.06.2004							
名称及びあて先 日本国特許庁(IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番	3号		を官(権限の 川口 03-35			J 30	

特許性に関する国際予備報告

国際出願番号 PCT/JP03/10584

第 I 欄 報告の基礎		,
1 この国際予備審査報告は、下記に示す場合を除く	ほか、国際出願の言語を基础	遊とした。
この報告は、	查	•
2. この報告は下記の出願書類を基礎とした。 (法第 た差替え用紙は、この報告において「出願時」とし、	6条(PCT14条)の規矩 この報告に添付していない。	定に基づく命令に応答するために提出され)
X 出願時の国際出願書類		
□ 明細書 第 ページ、 第 ページ*、 第 ページ*、	出願時に提出されたもの	_付けで国際予備審査機関が受理したもの 付けで国際予備審査機関が受理したもの
□ 請求の範囲 第 項、	山陰時に相用されたようの	_ 刊りで国際が頒布宜機関が交達したもの
第	出願時に提出されたもの PCT19条の規定に基っ	づき補正されたもの _付けで国際予備審査機関が受理したもの _付けで国際予備審査機関が受理したもの
□ 図面 · 第	出願時に提出されたもの 	_付けで国際予備審査機関が受理したもの _付けで国際予備審査機関が受理したもの
配列表又は関連するテープル 配列表に関する補充欄を参照すること。		. ,
3. 補正により、下記の書類が削除された。		
□ 明細書 第 □ 請求の範囲 第 □ 図面 第 □ 配列表(具体的に記載すること) □ 配列表に関連するテーブル(具体的に記述	ページ 項 ページ/図 載すること)	
4. この報告は、補充欄に示したように、この報行 えてされたものと認められるので、その補正	告に添付されかつ以下に示し がされなかったものとして¶	った補正が出願時における開示の範囲を越 F成した。 (PCT規則70.2(c))
□ 明細書 第 □ 請求の範囲 第 □ 図面 第 □ 配列表(具体的に記載すること) □ 配列表に関連するテーブル(具体的に記載	ページ 項 ページ/図 散すること)	
* 4. に該当する場合、その用紙に "superseded" と	・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	

特許性に関する国際予備報告


国際出願番号 PCT/JP03/10584

				10004
第V欄 新規性、進歩性又は産業上の利用可能性につ それを裏付ける文献及び説明	ついての法第1	2条 (PCT35	条(2)) に定める見解	I,
· 1. 見解 				
新規性(N)	請求の範囲 請求の範囲		1-6	有 無
進歩性(IS)	請求の範囲 請求の範囲		1-6 .	有 無
産業上の利用可能性 (IA)	請求の範囲 請求の範囲		1-6	
•	•	•		
2. 文献及び説明 (PCT規則70.7)				
請求の範囲1,2,5 文献1:JP 62-200931 月 1987.09.04 第3頁上右欄第6-19 第3頁下右欄第18年 第1回內第3回內第4回內第 第1回內第3回內第4回內第 第1回內第3回內第4回內第 第1回內第6 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面內別的。 (大方面別的)。 (大方面別的)。	4 頁 ファー・	第一受、 度 5 (1) (1) (1) (1) (1) (1) (1) (1) (1) (1)	に応じたノイス 備えるステレス 変換するAD 変換機第9ー リアイズ制 を行っま で が で で で で で で で で で で で で で で で で で	け復調回路 変換器 し1行) 間御量を決 に右欄第5
文献2: JP 11-163678 月 1999. 06. 18 第0001-0007段落, (ファミリーなし) には、ディジタル信号処理において、 が増大することを避けることを目的 04段落)技術として、 ディジタル信号に所定値(2 ⁿ -1) 加算することにより、デッタル信 処理部(105)(第0023段落) nビットを切り捨てる技術が記載され	第 0 0 2 処理する して用い / 2 を加算 を前記す	3-0026 ビット数の増 られる、ビッ 器 (103)	段落,第1図 加に伴いハート ト数を削減する (第0023	5 (第00 段落) で 切り終て

(補充欄に続く)



国際出願番号 PCT/JP03/10584



請求の範囲、明細書及び図面の明瞭性又は請求の範囲の明細書による十分な裏付についての意見を次に示す。

この出願の請求の範囲3,4および6は、以下に示す理由により、明細書により十分な裏付けをされていない。

請求の範囲3には、「受信電界強度信号」を所定値だけオフセットする事項、および、「オフセットされた信号」をゼロバイアスと比較する事項が記載されている。しかしその一方で、明細書には、「受信電界強度信号をAD変換したディジタル信号」を所定値だけオフセットする(必要であれば更にビットを切り捨てる)事項、および、「オフセットされたディジタル信号をDA変換したアナログ信号」をゼロバイアスと比較する事項が記載されている(明細書第16頁第13行一同第17頁第9行)。

すなわち、明細書には、「受信電界強度信号」をオフセットする事項、および、「オフセットされた信号」をゼロバイアスと比較する事項が、いずれも記載されていないから、請求の範囲3は、明細書により十分な裏付けをされていない。

請求の範囲6についても、同様である。 また、請求の範囲3を引用している請求の範囲4についても、同様である。

本願発明が解決しようとする課題や発明の効果を鑑みれば、どの時点でディジタル 信号処理がなされ、またどの時点でアナログ信号処理がなされているかを明確にする ことは、技術的に非常に重要な意味を持つと認められる。



いずれかの棡の大きさが足りない場合

第 V 欄の続き

(請求の範囲1, 2, 5の続き)

文献1と文献2は、いずれも、ディジタル信号処理を行っているという点において 共通しており、ディジタル信号処理の分野において、ハードウェア量の増大を防止す るという課題は、当業者が当然に追求すべき自明の課題である。

これらのことから、上記自明の課題に基づいて、文献1に記載のAD変換器から出力されるディジタル信号に、文献2に記載されたオフセット処理および切り捨て処理を施すことは、当業者であれば容易になし得るものである。

なお、オフセット処理および切り捨て処理におけるパラメータ(n)を具体的にどのような値とするかは、対象となる制御に要求される粗さに応じて当業者が適宜決めるべきものであるから、上記請求の範囲と文献2との間に存在するオフセット処理および切り捨て処理に係る具体的なパラメータの差異をもって、上記請求の範囲の進歩性を認めることはできない。

よって、請求の範囲1,2および5は、いずれも、文献1および2により、進歩性を有しない。

請求の範囲3,6

文献3: JP 6-315016 A (三洋電機株式会社)

1994. 11. 08

第0026-0028段落, 第0033-0036段落.

第2回, 第3回, 第6回 (ファミリーなし)

には、受信電界強度が所定範囲内にある時に該受信電界強度に応じたノイズ制御を行うマルチプレクス回路(22)(第6図)を備えるステレオ復調回路において、 受信電界強度信号をA/D変換するA/D変換器(66)(第0033段落、第6図)と、

前記A/D変換されたディジタル信号を処理するマイクロコンピュータ (26) (第0033段落、第6図) と、

前記処理されたディジタル信号をD/A変換するD/A変換器 (36) (第0035 段落、第6図) とを具備する事項、ならびに、

前記D/A変換されたアナログ信号を前記マルチプレクス回路 (22) に供給する事項 (第0035段落、第6図) が記載されている。

文献4: JP 3-29405 A (富士通株式会社)

1991.02.07

第8図,第9図 (ファミリーなし)

には、アナログ信号の利得可変回路において、アナログ入力信号 (V_{IN}) を、ゼロバイアスと比較し、その差分を出力する事項が記載されている。

(更に補充欄に続く)



補充欄

いずれかの欄の大きさが足りない場合

第 V 欄の続き

(請求の範囲3,6の続き)

ディジタル信号処理のハードウェア量の増大を防止することを目的として、文献3に記載されたA/D変換器(66)が出力するディジタル信号に、文献2に記載されたオフセット処理を施すこと、ならびに、

アナログ信号レベルを調整することを目的として、文献3に記載されたD/A変換器(36)が出力するアナログ信号に、文献4に記載されたゼロバイアスと比較を行って差分を出力する処理を施すことは、いずれも、当業者が容易になし得るものである。

よって、請求の範囲3および6は、いずれも、文献2-4により、進歩性を有しない。

請求の範囲4

上記文献3には、また、複数種類のノイズ制御を行う機能を有し、受信電界強度の 範囲に応じて、前記複数種類のノイズ制御のうち、1種類のノイズ制御を選択して実 行する事項も記載されている(第3図)。

そして、請求の範囲4は、請求の範囲3を引用していることから、上述の請求の範囲3および6についての検討を鑑みれば、請求の範囲4は、文献2-4により、進歩性を有しない。

また、上記文献3に記載されている、受信電界強度の範囲に応じて複数種類のノイズ制御のうち1種類のノイズ制御を選択して実行することは、ステレオ復調回路の分野における周知の技術である。

文献1に記載のステレオ復調回路に、文献3に記載されているような上記周知の技術を適用することは、当業者であれば容易になし得るものである。

そして、請求の範囲4はまた、請求の範囲1も引用しており、上述の請求の範囲 1,2および5についての検討を鑑みれば、請求の範囲4は、文献1-3により、進 歩性を有しない。

PATENT COOPERATION TREATY

ranslation



PCT

INTERNATIONAL PRELIMINARY REPORT ON PATENTABILITY

(Chapter II of the Patent Cooperation Treaty)

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference E01477/3T514	FOR FURTHER ACTI	ION	See Form PCT/IPEA/416			
International application No. PCT/JP2003/010584	International filing date (21 August 2003 (Priority date (day/month/year) 22 August 2002 (22.08.2002)			
International Patent Classification (IPC) or n H04H 5/00	national classification and I	PC				
Applicant	Applicant KABUSHIKI KAISHA TOYOTA JIDOSHOKKI					
This report is the international preli Authority under Article 35 and tran	iminary examination report asmitted to the applicant acc	, established by this cording to Article 3	s International Preliminary Examining 66.			
2. This REPORT consists of a total of	f sheets, ir	acluding this cover	sheet.			
3. This report is also accompanied by	ANNEXES, comprising:					
a. (sent to the applicant an	d to the International Bure	au) a total of	sheets, as follows:			
and/or sheets co	ntaining rectifications auth Instructions).	orized by this Auti	been amended and are the basis of this report hority (see Rule 70.16 and Section 607 of the			
beyond the disc Supplemental B	losure in the international	application as filed	ity considers contain an amendment that goes I, as indicated in item 4 of Box No. I and the			
b. (sent to the International Bureau only) a total of (indicate type and number of electronic carrier(s)), containing a sequence listing and/or tables related thereto, in computer readable form only, as indicated in the Supplemental Box Relating to Sequence Listing (see Section 802 of the Administrative Instructions).						
This report contains indications re		ns:				
Box No. I Basis of the	report					
Box No. II Priority						
Box No. III Non-establi	ishment of opinion with reg	gard to novelty, inv	entive step and industrial applicability			
Box No. IV Lack of unity of invention						
Box No. V Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability citations and explanations supporting such statement						
	cuments cited					
1	fects in the international ap					
Box No. VIII Certain observations on the international application						
Date of submission of the demand		Date of completic	on of this report			
26 February 2004 (26	5.02.2004)		18 June 2004 (18.06.2004)			
Name and mailing address of the IPEA/.	JP	Authorized office	er			
Facsimile No.		Telephone No.				



International application No.

PCT/JP2003/010584

INTERNATIONAL PRELIMINARY REPORT ON PATENTABILITY

Box No.	. I	Basis of the report			
		I to the language, this report is based on the international application in the language in which it was filed, unless indicated under this item.			
	This report is based on translations from the original language into the following language, which is language of a translation furnished for the purpose of:				
ĺ		international search (under Rules 12.3 and 23.1(b))			
		publication of the international application (under Rule 12.4)			
		international preliminary examination (under Rules 55.2 and/or 55.3)			
furni	shed t	of to the elements of the international application, this report is based on (replacement sheets which have been to the receiving Office in response to an invitation under Article 14 are referred to in this report as "originally filed" at annexed to this report):			
	The	international application as originally filed/furnished			
	the d	escription:			
1	page				
	page				
	page				
	the c	laims:			
	page				
{	page				
}	page				
	page	s* received by this Authority on			
	the d	trawings:			
}	page				
	page				
	page	s* received by this Authority on			
	a sec	quence listing and/or any related table(s) - see Supplemental Box Relating to Sequence Listing.			
3.	The	amendments have resulted in the cancellation of:			
		the description, pages			
	H	the claims. Nos.			
	片	the drawings, sheets/figs			
	H	the sequence listing (specify):			
	님				
1	<u></u>	any table(s) related to sequence listing (specify):			
4.	mad	report has been established as if (some of) the amendments annexed to this report and listed below had not been e, since they have been considered to go beyond the disclosure as filed, as indicated in the Supplemental Box e 70.2(c)).			
1	뉘	the description, pages			
1	님	the claims, Nos.			
}		the drawings, sheets/figs			
1		the sequence listing (specify):			
1	Ш	any table(s) related to sequence listing (specify):			
* If ite	ın 4 aş	oplies, some or all of those sheets may be marked "superseded."			



International	application No.
PCT/JP	03/10584

٧.	Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability;
	citations and explanations supporting such statement

1. Statement			
Novelty (N)	Claims	1-6	YES
	Claims		NO
Inventive step (IS	S) Claims		YES
	Claims	1-6	NO
Industrial applica	ability (IA) Claims	1-6	YES
	Claims		NO NO

2. Citations and explanations

Claims 1, 2 and 5

Document 1 (JP 62-200931 A (Fujitsu Ten Ltd.), 04 September 1987, page 3, upper right column, lines 6-19 and page 3, lower left column, line 18 to page 4, upper right column, line 5, and fig. 1, 3 and 4, (Family: none)) discloses a stereo demodulation circuit (fig. 1) equipped with a DSP (10) that conducts noise control according to the reception field intensity in cases when said reception field intensity falls within a predetermined range (page 3, upper right column, lines 6-19 and fig. 3). Therein, said stereo demodulation circuit is equipped with an A/D converter (9), which A/D converts the reception field intensity signal that expresses the aforementioned reception field intensity (page 3, lower left column, line 20 to upper right column, line 2 and page 3, lower right column, lines 9-11), and a CPU (4), which outputs a control signal that establishes the control variables for the aforementioned noise control on the basis of the digital signal that is obtained from said A/D converter (page 3, lower left column, line 18 to page 4, upper right column, line 5), and the aforementioned DSP (10) conducts noise control in stages according to the aforementioned control signal (page 3, lower left column, line 18 to page

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No. PCT/JP 03/10584

4, upper right column, line 5).

Document 2 (JP 11-163678 A (Matsushita Electric Ind. Co., Ltd.), 18 June 1999, paragraphs 0001 to 0007 and 0023 to 0026, and fig. 1, (Family: none)) discloses the technical feature of reducing the number of bits during digital signal processing in order to prevent the increase in the amount of hardware that would normally accompany an increase in the number of bits to be processed (paragraph 0004). Therein, the digital signal is offset by a predetermined value [(2ⁿ-1) / 2] by adding the predetermined value to the digital signal by means of an adder (103) (paragraph 0023), and the lower n number of bits in the aforementioned offset digital signal are truncated by means of a truncation processing part (105) (paragraph 0023).

Document 1 and document 2 both relate to digital signal processing, and in the field pertaining to digital signal processing, the issue of preventing the amount of hardware from increasing would be obvious to a person skilled in the art.

Consequently, it would be easy for a person skilled in the art to subject the digital signal output from the A/D converter that is disclosed in document 1 to the offset processing and the truncation processing that are disclosed in document 2 in the light of the abovementioned obvious issue.

Furthermore, the specific values to be used as the parameters (n) for offset processing and truncation processing can be determined by a person skilled in the art, as appropriate, according to the roughness that is required of the control in question; therefore, the differences between the specific parameters for offset processing and truncation processing that are set forth in the abovementioned claims and those that are disclosed in document 2 cannot be considered to constitute an inventive

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

step in the abovementioned claims.

Therefore, claims 1, 2 and 5 do not involve an inventive step in the light of documents 1 and 2.

Claims 3 and 6

Document 3 (JP 6-315016 A (Sanyo Electric Co., Ltd.), 08 November 1994, paragraphs 0026 to 0028 and 0033 to 0036, and fig. 2, 3 and 6, (Family: none)) discloses a stereo demodulation circuit equipped with a multiplexing circuit (22) that conducts noise control according to the reception field intensity in cases when said reception field intensity falls within a predetermined range (fig. 6). Therein, said stereo demodulation circuit is equipped with an A/D converter (66), which A/D converts the reception field intensity signal (paragraph 0033 and fig. 6), a microcomputer (26), which processes the aforementioned A/D converted digital signal (paragraph 0033 and fig. 6), and a D/A converter (36), which D/A converts the aforementioned processed digital signal (paragraph 0035 and fig. 6), and the aforementioned D/A converted analog signal is supplied to the aforementioned multiplexing circuit (22) (paragraph 0035 and fig. 6).

Document 4 (JP 3-29405 A (Fujitsu Ltd.), 07 February 1991, fig. 8 and 9, (Family: none)) discloses a variable gain circuit for an analog signal, wherein the input analog signal ($V_{\rm IN}$) is compared with a zero-bias signal and the difference therebetween is output.

It would be easy for a person skilled in the art to subject the digital signal output by the A/D converter (66) that disclosed in document 3 to the offset processing that is disclosed in document 2 in order to prevent an increase in the amount of hardware for digital signal processing. Likewise, it would be easy for a person skilled in the art to conduct a process wherein the analog signal output by the D/A converter (36) that is disclosed

International application No. PCT/JP 03/10584

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

in document 3 is compared with a zero bias signal and the difference therebetween is output, as disclosed in document 4, in order to adjust the level of the analog signal.

Therefore, claims 3 and 6 do not involve an inventive step in the light of documents 2-4.

Claim 4

Document 3 discloses a configuration that is capable of conducting a plurality of types of noise control, wherein one type of noise control is selected for execution from among the aforementioned plurality of types of noise control according to the range of the reception field intensity (fig. 3).

In addition, claim 4 cites claim 3; therefore, claim 4 does not involve an inventive step in the light of documents 2-4 for the same reasons as indicated in relation to claims 3 and 6, above.

Furthermore, the feature of selecting one type of noise control for execution from among a plurality of types of noise control according to the range of the reception field intensity, which is disclosed in document 3, is well known in the technical field pertaining to stereo demodulation circuits.

Therefore, it would be easy for a person skilled in the art to apply the abovementioned well-known feature that is disclosed in document 3 to the stereo demodulation circuit that is disclosed in document 1.

In addition, claim 4 also cites claim 1; therefore, claim 4 does not involve an inventive step in the light of documents 1-3 for the same reasons as indicated in relation to claims 1, 2 and 5, above.

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

VIII. Certain observations on the international application

The following observations on the clarity of the claims, description, and drawings or on the question whether the claims are fully supported by the description, are made:

Claims 3, 4 and 6 of the present application are not fully supported by the description, for the following reason.

Claim 3 discloses the features of offsetting the "reception field intensity signal" by a predetermined value, and of comparing the "offset signal" with a zero bias signal.

However, the description discloses the features of offsetting the "A/D converted digital signal from the reception field intensity signal" by a predetermined value (and further truncating bits, if necessary), and of comparing the "D/A converted analog signal from the offset digital signal" with a zero bias signal (description, page 16, line 13 to page 17, line 9).

That is to say, the description does not disclose the feature of offsetting the "reception field intensity signal" or the feature of comparing the "offset signal" with a zero bias signal; therefore, claim 3 is not fully supported by the description.

Furthermore, the same is true of claim 6.

In addition, the same is true of claim 4, which cites claim 3.

In the light of the issue that the invention set forth in the present application is intended to solve and the effects of said invention, there is considered to be significant technical significance to clearly establishing the point in time at which digital signal processing is conducted and the point in time at which analog signal processing is conducted.